## MANUFACTURE OF SEMICONDUCTOR DEVICE

Patent Number:

JP4-171940

Publication date:

1992-06-19

Inventor(s):

**FUSHIDA ATSUO** 

Applicant(s):

**FUJITSU LTD** 

Application Number: JP 1990 0 300 220 - 1990-11-06

#### Abstract

PURPOSE: To reduce effective aspect ratio by leaving an AI, film or AI alloy film on the side walls of a contact hole and a viahole, and fusing and fluidizing said Al film or the like to fill the bottom parts of the contact hole and the via hole.

CONSTITUTION: In order to obtain more excellent contact between a TiN film 12 and an Al film 13, a new Ti film may be sandwiched between the films 12 and 13. In this case, the TiN film 12 and the new Ti film constitute a first intermediate conducting film. The Al film 13 is etched back so as to leave the TiN film 12 as a barrier conducting film, and an Al film 13a is left only on the side wall of an aperture part 10a. This device is moved in a heat treatment chamber without being in contact with the air, and heat-treated at 500-550 deg.C for 60 seconds, thereby fusing and fluidizing the Al film 13a. As the result, the film thickness is gradual decreased from the side wall to the bottom part of the aperture part 10a. An Al film 13b having a recess type section is buried.

⑪特許出願公開

# ⑩ 公 開 特 許 公 報 (A) 平4-171940

®Int. Cl. 5

識別記号

庁内整理番号

**@**公開 平成 4 年(1992) 6 月19日

21/3205 H 01 L

7353-4M Α

H 01 L 21/88 7353-4M

K

審査請求 未請求 請求項の数 3 (全7頁)

半導体装置の製造方法 60発明の名称

> ②特 頭 平2-300220

願 平2(1990)11月6日 22出

@発 明 者 伏 田 篤 郎

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

富士通株式会社 勿出 願 人

神奈川県川崎市中原区上小田中1015番地

弁理士 岡本 個代 理

1. 発明の名称

半導体装置の製造方法

2. 特許請求の範囲

(1)半導体基板上の絶縁膜にコンタクトホールを形 成する工程と、

前記コンタクトホールを被覆してAL膜又は AL合金膜を形成する工程と、

前記Aℓ膜又はAℓ合金膜をエッチバックして 前記コンタクトホールの側壁に前記AL膜又は Al合金膜を残存する工程と、

前記コンタクトホールの側壁に残存するAL膜 又はAL合金膜を加熱により溶融・流動し、コン タクトホールの底部を埋める工程と、

前記コンタクトホールを被覆して新たなAL膜 又はAL合金膜を形成する工程とを有する半導体 装置の製造方法。

(2)半導体基板上の絶縁膜にコンタクトホールを形 成する工程と、

前記コンタクトホールを被覆してオーミック導

電膜と、バリア導電膜を含む第1の中間導電膜と、 A!膜又はA!合金膜とを順次形成する工程と、

前記Aℓ膜又はAℓ合金膜をエッチパックして 前記コンタクトホールの側壁に前記AL膜又はA ℓ合金膜を残存するとともに、前記コンタクトホ ールの底部に少なくとも前記パリア導電膜を残存 する工程と、

前記コンタクトホールの例壁に残存するAℓ膜 又はAℓ合金膜を加熱により溶融・流動し、前記 コンタクトホールの底部を埋める工程と、

前記コンタクトホールを被覆して新たなA!膜 又はAl合金膜を形成する工程とを有する半導体 装置の製造方法。

(3) A ℓ 膜又は A ℓ 合金膜からなる下部配線層を被 覆する絶縁膜にピアホールを形成する工程と、

前記ピアホールを被覆して、第2の中間導電膜 と、新たなAℓ膜又はAℓ合金膜とを順次形成す る工程と、

前記新たなAL膜又はAL合金膜をエッチパッ クして前記ピアホールの側壁に前配新たなAL膜 又はA & 合金膜を残存するとともに、前記ピアホールの底部に第2の中間運電膜を残存する工程と、 前記ピアホールの側壁に残存するA & 膜又は A & 合金膜を加熱により溶融・流動し、前記ピアホールの底部を埋める工程と、

前記ピアホールを被覆してAL膜又はAL合金膜を形成する工程とを有することを特徴とする半 導体装置の製造方法。

### 3. 発明の詳細な説明

#### (目次)

- ・概要
- ・産業上の利用分野
- ・従来の技術 (第7図)
- ・発明が解決しようとする課題(第4図、第5)
- ・課題を解決するための手段
- · 作用
- · 実施例(第1図~第3図)
- ・発明の効果

ンタクトホールの底部を埋める工程と、前記コン タクトホールを被覆して新たなAを膜又はAを合 金膜を形成する工程とを含み構成し、

第2に、A & 膜又はA & 合金膜からなる配線を被覆する絶縁膜にピアホールを形成する工程膜と、前記ピアホールを被覆して、第2の中間導質膜とて、第2と、の中間が大なA & 膜とをの体を関してなる & 膜とをの中間が大な A & 展表の中間が大力をである。 上で、前記ピアホールの何望に前記に、なりして、前記ピアホールの何望にがある。 といり、の一般を一般を一般を一般を一般を一般を一般を一般を一般を一般を一般を一般を表する。 上で、前記ピアホールの何望を表する。 上で、前記ピアホールの位とといる。 上で、前記ピアホールの位と、前記ピアホールの底部を関める。 上で、前記ピアホールと、前記ピアホールと、前記ピアホールの底部を関める。 というないる。 上で、前記にアルールの底部をできまる。 というないる。 といったいる。 というないる。 というない。 というない。 というない。 というない。 というない。 というない。 というない。 といるない。 となった。 をなった。 をなった。 となった。 をなった。 となった。 をなった。 をなった。 をなった。 をなった。 となった。 をなった。 をなった。 をなった。 となった。 をなった。 をなった。 をなった。 をなった。 をなった。 をなった。 をなった。 をなった。 をなった。 となった。 をなった。 となった。 となった。 となった。 となった。 をなった。 となった。 となっ

#### (産業上の利用分野)

本発明は、半導体装置の製造方法に関し、更に 詳しく言えば、コンタクトホール又はピアホール (概要)

半導体装置の製造方法に関し、更に詳しく言えば、コンタクトホール又はピアホールを被覆する A & 膜やA & 合金膜のステップカバレージを改善 する半導体装置の製造方法に関し、

微細化に対応でき、また半導体基板へのダメージの発生や、髭の発生を防止して、ステップカバレージを改善することができる半導体装置の製造方法を提供することを目的とし、

第1に、半導体基板上の絶縁膜にコンタクトホールを形成する工程と、前記コンタクトホールを被覆して半導体基板とのオーミック薬電膜と、パリア連電機を含む第1の中間導電膜と、前記Aを膜とを順次形成する工程と、前記コンタを開発をがある。 膜又はAを合金膜をがいっクして、前記コンタクトホールの側壁に前記コンタクトホールの側壁に残存するAを膜をに少なるとも前記コンタクトホールの圧縮と、前記コンタクトホールの側壁に残存するAを膜を加熱により溶融・流動し、前記コンタクトホールの側壁に残存するAを膜を加熱により溶融・流動し、前記コ

を被覆するAL膜やAL合金膜のステップカバレージを改善する半導体装置の製造方法に関する。

近年、ステップカバレージの良いAℓ膜の形成が可能なCVD法によるAℓ膜の形成方法が注目を集めているが、いまのところ量産技術が未確立であり、CVDで容易に形成可能なポリシリコン膜等は、遅電性不純物を導入してもなおおりない。またマイグレーション等を防止するための添加物の混入が困難なため、依然としてスパッタ法によるAℓ膜の形成方法が製造ラインにおいて主流となっている。この場合、ステップカバレージの更なる向上が望まれている。

#### 〔従来の技術〕

従来、コンタクトホール又はピアホールを被履するAℓ膜やAℓ合金膜のステップカバレージを向上するため、

①半導体基板を温度500 で前後に加熱しながら A & 膜やA & 合金膜をスパッタすることにより A & 膜やA & 合金膜を溶融・流動させて平坦化を 図る方法

②半導体基板に負の電圧 (-500V 程度) を印加しながら A L 膜や A L 合金膜をスパッタすることにより、 A L 膜や A L 合金膜を形成しつつ形成された A L 膜や A L 合金膜のスパッタも同時に行う方

③又は半球体基板に負の電圧を印加し、かつ半球体基板を加熱しながらA & 膜やA & 合金膜を形成スパッタする、①及び②の両方の利点を生かしたパイプススパッタ法により A & 膜やA & 合金膜を形成する方法

などがある。

#### (発明が解決しようとする課題)

しかし、上記の方法では、それぞれ次のような問題がある。このことについて、従来例の問題について説明した第4回をもとに説明する。即ち、①配線や電極に必要なかなり厚い膜厚のA2膜5を一度に形成する必要があるので、半導体基板1上の絶縁膜2に形成される開口部2aが微細化さ

とを目的とするものである。

#### [課題を解決するための手段]

上記課題は、第1に、半導体基板上の絶縁膜にコンタクトホールを形成する工程と、前記コンタクトホールを被理してAℓ膜又はAℓ合金膜を形成する工程と、前記Aℓ膜又はAℓ合金膜をエッチパックして前記コンタクトホールの個壁に残存するAℓ膜又はAℓ合金膜を残存するAℓ膜又はAℓ合金膜を加熱により溶離・流動し、コンタクトホールの底部を埋める工程と、前記コンタクトホールを被覆して新たなAℓ膜又はAℓ合金膜を形成する工程とを有する半導体装置の製造方法によって達成され、

第2に、半導体基板上の絶縁膜にコンタクトホールを形成する工程と、前記コンタクトホールを 被覆して半導体基板とのオーミック導電膜と、パリア導電膜を含む第1の中間導電膜と、A&膜又はA&自会膜とを順次形成する工程と、前記A& れた場合、第4図に示すようにA ℓ 膜 5 の内部に 壁 6 が残る場合がある。なお、図中符号 3 及び 4 はそれぞれ半導体基板 1 への A ℓ 膜 5 の拡散防止 のため A ℓ 膜 5 の下地に形成されたオーミック導 質膜及びパリア運電膜である。

この問題を解決するため、第5図に示すように、 開口部2aの開口端の周辺部にテーパ7を設けて ステップカバレージを改善する方法があるが、開 口部2aが広がるため半導体装置を微細化する場 合に問題となる。

本発明は、かかる従来の問題点に鑑みてなされたもので、微細化に対応でき、また半導体基板に ダメージを与えるのを防止するとともに、軽の発 生を防止して、ステップカバレージの改善を図る ことができる半導体装置の製造方法を提供するこ

膜又はAL合金膜をエッチバックして前記コンタクトホールの側壁に前記AL膜又はAL合金膜を残存するとともに、前記コンタクトホールの底部に少なくとも前記パリア導電膜を残存するAL膜又はAL合金膜を加熱により溶融・流動し、前記コンタクトホールの底部を埋める工程と、前記コンタクトホールを被覆して新たなAL膜又はAL合金膜を形成する工程とを有する半導体装置の製造方法によって速成され、

第3に、A ℓ 膜又はA ℓ 合金膜からなる配線を被覆する絶縁限にピアホールを形成する工程と、 前記ピアホールを被覆して、第2の中間準電膜と、 新たなA ℓ 膜又はA ℓ 合金膜とを順次形成するエ 程と、前記新たなA ℓ 膜又はA ℓ 合金膜をエッチ バックして前記ピアホールの側壁に前記新たなA ℓ 膜又はA ℓ 合金膜を残存するとともに、前記ピアホールの底部に第2の中間導電膜を残存するエ 程と、前記ピアホールの側壁に残存するA ℓ 膜又 はA ℓ 合金膜を加熱により溶離・流動し、前記ピ アホールの底部を埋める工程と、前記ピアホールを被覆してA & 膜又はA & 合金膜を形成する工程とを有する半導体装置の製造方法によって達成される。

#### (作用)

本発明の半導体装置の製造方法によれば、又はA を発明の半導体装置の製造方法にAを膜では、 を発存し、このAを膜等を溶融・液動を せてコンタクトホールやピアホールの底部を埋むる で、実質的なと、このとを ないでののときるAを関いのでは、 ないでののときるAを関いのでは、 ないでののときるAを関いのでは、 ないでののとができる。 ないでののとができる。 ないでののといいででは、 ないでののではないのでは、 ないでののではないのでは、 ないでのではないのでは、 ないでのではないできる。 ないでのでは、 ないでのでは、 ないでのでは、 ないでのでは、 ないでのでは、 ないでのでは、 ないででいるのでは、 ないでのでは、 ないでのいる。 ないでは、 ないでのでは、 ないでのでは、 ないでののでは、 ないでのでは、 ないでののでは、 ないでのいるのでは、 ないでのでは、 ないでのでは、 ないでのでは、 ないでのでは、 ないでのでは、 ないでののでは、 ないでは、 ないでのでは、 ないでは、 ないでのでは、 ないでは、 ないでは、

散層 9 を形成した後、Si 基板 8 上に膜厚約1 μ m 以上のSi 0 x 膜(絶縁膜) 1 0 を形成する。なお、この n 型の拡散層 9 は、例えば絶縁ゲート型電界効果トランジスタの S / D 領域層として、或いは、バイポーラトランジスタのエミッタ領域層やベース領域層として用いることができる。

次いで、n型拡散層 9 に関口部(コンタクトホール)10 a を形成した(第1図(a))後、スパッタ法により直復パワー500 W, アルゴン流量80SC CH, ガス圧 2 mTorr の条件で、この関口部10 a を被覆してSi 基板 8 とのオーミックコンタクトを得るための膜厚約200 人のTi膜(オーミック事電膜)11を形成する。続いて、同一のチャンバ内に変量がスを導入し、直波パワー5 kW, アルゴン変量20SCCH, 窒素複量80SCCH, ガス圧 2.5mTorr の条件で、後に形成される A L 膜のSi 基板 8 への拡散を防止するためのバリア層として、Ti膜11の上に膜厚約1000人のTi N 膜(バリア 導電膜:第1の中間導電膜)12を形成する。更に、真空を破らないでコンタクトホール10 a の底部に埋め込む

ンタクトホールやピアホールを被覆して新たな、例えば電極や配線となる厚い膜厚のA & 膜を形成することにより、高アスペクト比で、更に底部に角のある関口部に生じやすい髭の発生を防止してステップカバレージの改 を図ることができる。

また、従来と異なり、隣口部の関口端の周辺部にテーパを設けなくてもよいので、微細化に対応できる。更に、半導体基板に負の電圧を印加し、Aを膜をスパッタしながら形成する必要もないので、半導体基板がダメージを受けるのを防止することができる。

#### (実施例)

以下、図面を参照しながら本発明の実施例について説明する。

第1図(a)~(f)は、本発明の実施例のコンタクトホールを被覆するA & 腰のステップカバレージを改善することができる半導体装置の製造方法について説明する断面図である。

まず、p型のSi基板(半導体基板)8にn型拡

ためのA ℓ 膜を形成するために、スパッタのターゲットをA ℓ に交換する。次いで、直流パワー 9 kW、アルゴン流量80SCCH、ガス圧 4 mTorr の条件で、TiN 膜 1 2 の上に膜厚約1000人のA ℓ 膜 1 3を形成する。このとき、軽の発生を防止するため、A ℓ 膜 3 の膜厚はコンタクトホール 1 0 a の寸法に合わせて薄くすることができる(同図(c))。なお、TiN 膜 1 2 とA ℓ 膜 1 3 との間に新たなTi 膜を挟んでもよい。この場合、TiN 膜 1 2 と新たなTi 膜とが第 1 の中間専電膜を構成する。

次に、同図(d)に示すように、バリア導電膜としてのTiN 膜12が残存するように、A 2 膜13をエッチバックし、閉口部10aの例壁にのみA 2 膜13aを残存する。

次いで、大気に触れさせずに熱処理室に移動し、 温度500~550 での条件で、60秒間熱処理し、A L製13aを溶離・流動させる。その結果、同図 (e)に示すように、閉口部10aの側壁から底部 にかけて膜厚が漸減する、断面が凹状のA ℓ 膜13 b が埋め込まれる。埋め込まれたA ℓ 膜13 b の高さは関口部10 a の寸法にもよる。また、埋め込まれたA ℓ 膜13 b は偶壁との表面張力により中央部が凹むような形状となる。

次に、開口部10 a を被覆して膜厚約5000人の新たなA ℓ 膜 1 4 を形成する。このとき、開口部10 a の底部に埋め込まれたA ℓ 膜 13 b により、実質的なアスペクト比が低減しており、かつ開口部10 a 底部の断面が凹状になっており、角部が丸められているので、新たなA ℓ 膜 1 4 の形成の際、鍵の発生を防止してステップカバレージの改善を図ることができる。

次に、A & 膜14及び残存するTiN 膜12、Ti 膜11を順次パターニングして電極を形成すると、 半導体装置が完成する(同図(f))。

以上のように、本発明の実施例の製造方法によれば、開口部10aの底部を埋めるA L 膜13の 膜厚は、配線や電極に必要な膜厚にする必要がないので、開口部10aの寸法に合わせて輝くする

してのTiN 膜12中、Si 藝板8とのコンタクトの 改善のためのTi膜11を形成せずにSi 基板8上に 直接Aℓ膜22を形成することもできる。

また、Si基板8としてp型のSi基板8を用いているが、n型のSi基板に形成された高濃度のp型 拡散層上のコンタクトホールに対しても本発明を 適用することができる。

更に、埋め込み用及び電極形成用の金属として A & 膜 1 3 、 1 4 を用いているが、網やSiなどを 合有し、A & を主成分とするA & 合金膜を用いて もよい。

また、実施例ではコンタクトホールに本発明を 適用しているが、第2図に示すように、A ℓ 膜や A ℓ 合金膜からなる下部配線層 1 6 等上のピアホ ール17 a にも本発明を適用することができる。こ のような下部配線層 1 6 がA ℓ 膜 1 6 の場合には 埋め込み用のA ℓ 膜 1 9 のエッチバックの際に下 部のA ℓ 膜 1 6 をエッチングしないため耐エッチ ング性を有する高融点金属膜やTiN 膜等の第2の 中間導電膜 1 8 を形成することが望ましい。 ことが可能となり、溶融液動したAL膜13 bの 軽の発生を防止することができる。更に、閉口部 10 a の底部に埋め込まれたAL膜13 b により、実 質的なアスペクト止が低減しており、かつ閉口部 10 a 底部の角部が丸められているので、新たなA L膜1 4 の形成の際、軽の発生を防止してステッ プカバレージの改善を図ることができる。

また、従来と異なり、閉口部10 a の閉口端の周辺部にテーパを設けなくてもよいので、微細化に対応できる。更に、Si 基板 8 に負の電圧を印加し、A 2 膜をスパッタしながら形成する必要もないので、Si 基板 8 がダメージを受けるのを防止することができる。従って、半導体装置の特性や信頼度の向上を図ることができる。

なお、実施例では、高濃度の n型拡散層 9 上に SiO a 膜 (絶縁膜) 1 0 の閉口部10 a を形成しているが、第 3 図に示すように、高濃度の p型拡散層 2 0 上に SiO a 膜 (絶縁膜) 2 1 の閉口部21 a を形成することもできる。この場合には、実施例のような p n 接合が存在しないので、パリア導電膜と

#### (発明の効果)

以上のように、本発明の半導体装置の製造方法によれば、溶散・流動によりコンタクトホールやピアホールの底部にAL膜を埋めているのを、従って、ALEであることができ、従って、例えば電極や配線とより、製の発生を防止しる。というでは、できる。更に、バイアスないので、微細化に対象を発している。更に、バイアスないので、微細化に対象を表している。更に、バイアスないので、微細化に対象を表している。更に、バイアスないので、微細化に対象を表している。更に、バイアスないので、微細化に対象を受けるのを防止することができる。単極を形成する必要的止することができる。を置極を形成するのを防止することができる。を置の特性や信頼度の向上を図ることができる。

#### 4. 図面の簡単な説明

第1回は、本発明の第1の実施例の半導体装置 の製造方法について説明する断面図、

第2図は、本発明の第2の実施例の半導体装置 の製造方法について説明する断固図、

## 特開平4-171940 (6)

第3図は、本発明の第3の実施例の半導体装置の製造方法について説明する断面図、

・第4図は、従来例の問題点について説明する断 箇図、

第5図は、他の従来例の問題点について説明する断面図である。

(符号の説明)

1 … 半導体基板、

2 … 絶縁際、

2 a …関口部、

3…オーミック導電膜、

4…パリア導電膜、

5. 13. 13a, 13b, 14. 19. 22 ··· A &

6 ··· #

7 …テーパ、

8 ···Si基板(半導体基板)、

9 ··· n 型拡散層、

10.17,21…SiOz膜(絶縁膜)、

10a, 21a…開口部(コンタクトホール)、

11…Ti膜(オーミック導電膜)、

12… TiN膜(バリア導電膜: 第1の中間導電

膜)、

15 ···SiOz膜、

16 ··· A & 膜(下部配線層)、

17a …開口部(ピアホール)、

18…第2の中間導電膜、


20 ··· p型拡散層。

特許出願人 富士通株式会社

代理人 弁理士 岡本啓三

10a 関口部 (コンタクトホール)
-10 SiO2原 (絶縁順)


12 TEN膜 (バリア等電膜




本発明の第1の実施例の半導体装置の製造方法に ついて説明する断面図

第 1 図 (その1)


13a Al **B**12
11
11
10a






本発明の第1の実施例の半導体装置の製造方法に ついて説明する断面図

第 1 図 (その2)




本発明の第2の実施例の半導体装置の製造方法に ついて説明する断面図

第 2 図




本発明の第3の実施例の半導体装置の製造方法に ついて説明する断面図

第 3 図



従来例の問題点について説明する断面図

第 4 図



他の従来例の同題点について説明する断面図

第 5 図